(02-11-2011 22:49)SQ6ADE napisał(a): [ -> ][...]ciekaw jestem opinii negatywnych więc i zarazem budujących[...]
Mnie się podoba - wzmacniacz wejściowy także! :-)
Może tylko dałbym zasilanie do tranzystorów poprzez dławik zablokowany kondensatorem
oraz (ale to już marudzenie) diodę na wejście +12V i też ew. dławik.
Mnie zastanawia jedna rzecz. Przejrzałem wątek - z reguły jest to PIC ew. AVR z dodatkowym dzielnikiem na wejściu. Jako heterodyna działa w takim urządzeniu generator LC. Dlaczego więc nie wykorzystuje się sygnału z tego dzielnika do stabilizacji częstotliwości FLL?
pozdrawiam,
Andrzej
Bo ten dzielnik przed CPU nie działa w sposób ciągły. Jest zatrzymywany bramą i kasowany co okres pomiaru F.
Niekoniecznie. Jeśli np. wystarczy dokładność 1kHz i pomiar bramką 1sek, to na wejściu można dać dzielnik przez 1000, działający stale.
kiedys OH6CJ kombinowal cos takiego:
http://www.qsl.net/om3cph/om3cph.html
pic frequency meter/ LCD display variants/ OH6CJ digital scale & frequency lock
sam miernik wykonalem, petli do stabilizacji nie robilem... i chodzil wysmienicie ;-)
ale wracajac do prostego Tyfona czy Tauruso podobnego... sprobuje ;-) tej petli
pozdrawiam
Krzysztof SQ8Z