Andrzeju,
Cieszy mnie, że to jednak OPA a nie jakieś malowane "dzieło"
Podejrzewam, że:
1. Przy podaniu masy przez rezystory na piny 8 i 9 (A0 i A1)
będzie full-power
2. Przy podaniu 3,3V na A1 i masy na A0 będzie 50%
3. Przy podaniu masy na A1 i 3,3V na A0 będzie 75%
4. Przy podaniu 3,3V na obydwa wejścia (przez rezystory) będzie off-line
Ale to tylko moje przypuszczenia.
Trzeba by było do kodu FPGA zajrzeć...
Niestety, w danych producenta które mam, nie ma słowa na temat tych wejść i ich statusu w odpowiednich reżimach pracy.
U mnie na chwilę obecną RF-UNIT wygląda tak:
Amidony leżą i czekają na nawijanie.
Drut do "zorganizowania"...
Tranzystory driver'a i reszta kondensatorów w drodze.
Jak to mówią barbarzyńcy - step by step but ahead...
Na części cyfrowej, czasami sobie podsłu***
Cieszy mnie, że to jednak OPA a nie jakieś malowane "dzieło"
Podejrzewam, że:
1. Przy podaniu masy przez rezystory na piny 8 i 9 (A0 i A1)
będzie full-power
2. Przy podaniu 3,3V na A1 i masy na A0 będzie 50%
3. Przy podaniu masy na A1 i 3,3V na A0 będzie 75%
4. Przy podaniu 3,3V na obydwa wejścia (przez rezystory) będzie off-line
Ale to tylko moje przypuszczenia.
Trzeba by było do kodu FPGA zajrzeć...
Niestety, w danych producenta które mam, nie ma słowa na temat tych wejść i ich statusu w odpowiednich reżimach pracy.
U mnie na chwilę obecną RF-UNIT wygląda tak:
Amidony leżą i czekają na nawijanie.
Drut do "zorganizowania"...
Tranzystory driver'a i reszta kondensatorów w drodze.
Jak to mówią barbarzyńcy - step by step but ahead...
Na części cyfrowej, czasami sobie podsłu***
Nie sztuką jest coś zrobić, sztuką jest zrobić tak, aby nie zepsuć..
Pozdrawiam,
73! Krzysztof SP9XCC
Pozdrawiam,
73! Krzysztof SP9XCC