Andrzeju,
Patrząc na schemat, przy podaniu tylko napięcia na pin 14 i połączonych wszystkich pinach GND do masy zasilania (łącznie z padem pod spodem - bardzo ważne!) układ, moim zdaniem, nie powinien pobierać nawet tych 16,5mA na kanał.
Taki prąd układ pobiera będąc w układzie badawczym referencyjnym link z podanym napięciem stałym 6V na wejścia.
Tak to opisują w nocie aplikacyjnej.
A jak mu podasz te opisane na schemacie 2Vpp to powinien wtedy "połykać" rzeczone 700mA plus jakieś potrzeby własne podejrzewam...
czyli w okolicach 770mA.
Jeśli będziesz z tym walczył na płycie głównej, spróbuj wlutować rezystory R18 i R52 i po rezystorach podać masę.
Ustawi to wejścia sterujące w stan niski co powinno odpowiadać stanowi off-line układu (?) lub 3,3V... nie mam danych który stan, wysoki czy niski ustawia off-line mode...
Adjustable power modes:
Full-bias mode: 16.5 mA/channel
75% bias mode: 12.5 mA/channel
50% bias mode: 8.5 mA/channel
Off-Line mode: 2.4 mA/channel
Wtedy układ ustawia wyjście w stan wysokiej impedancji i pobiera najniższy możliwy dla niego prąd.
Wejścia te sterowane są przez I/O FPGA, więc na nich w stanie wysokim będzie 3,3V.
Nic więcej chyba nie pozostaje i mam nadzieję, że to jednak nie malowanka a jakiś fuks.
Edit:
A może to jakiś kondensator szwankuje?
Taka jeszcze mnie myśl naszła...
Koledzy z Niemiec, a właściwie kolega Norbert DC4YN, zrobił obudowę...
Można pooglądać - link.
Sądząc z wcześniejszych wpisów - tanio nie wyszło...
Patrząc na schemat, przy podaniu tylko napięcia na pin 14 i połączonych wszystkich pinach GND do masy zasilania (łącznie z padem pod spodem - bardzo ważne!) układ, moim zdaniem, nie powinien pobierać nawet tych 16,5mA na kanał.
Taki prąd układ pobiera będąc w układzie badawczym referencyjnym link z podanym napięciem stałym 6V na wejścia.
Tak to opisują w nocie aplikacyjnej.
A jak mu podasz te opisane na schemacie 2Vpp to powinien wtedy "połykać" rzeczone 700mA plus jakieś potrzeby własne podejrzewam...
czyli w okolicach 770mA.
Jeśli będziesz z tym walczył na płycie głównej, spróbuj wlutować rezystory R18 i R52 i po rezystorach podać masę.
Ustawi to wejścia sterujące w stan niski co powinno odpowiadać stanowi off-line układu (?) lub 3,3V... nie mam danych który stan, wysoki czy niski ustawia off-line mode...
Adjustable power modes:
Full-bias mode: 16.5 mA/channel
75% bias mode: 12.5 mA/channel
50% bias mode: 8.5 mA/channel
Off-Line mode: 2.4 mA/channel
Wtedy układ ustawia wyjście w stan wysokiej impedancji i pobiera najniższy możliwy dla niego prąd.
Wejścia te sterowane są przez I/O FPGA, więc na nich w stanie wysokim będzie 3,3V.
Nic więcej chyba nie pozostaje i mam nadzieję, że to jednak nie malowanka a jakiś fuks.
Edit:
A może to jakiś kondensator szwankuje?
Taka jeszcze mnie myśl naszła...
Koledzy z Niemiec, a właściwie kolega Norbert DC4YN, zrobił obudowę...
Można pooglądać - link.
Sądząc z wcześniejszych wpisów - tanio nie wyszło...
Nie sztuką jest coś zrobić, sztuką jest zrobić tak, aby nie zepsuć..
Pozdrawiam,
73! Krzysztof SP9XCC
Pozdrawiam,
73! Krzysztof SP9XCC