Heh, wszystko jasne! Mówiłem, że dzisiaj błyskotliwością nie grzeszę 
AVR, na którym to testuję jest 8 bitowy, ale to właściwie nie problem. Dzielenie zawsze jest wredne, o ile dobrze kojarzę avr-gcc robi dzielenie dwóch 8 bitowych liczb w jakieś 170 cykli, podczas gdy mnożenie jest sprzętowe i zajmuje 2 cykle.
Zapomniałem jeszcze dodać, że dostępny jest program na PCta, który pozwala wyklikać konfigurację i przygotowuje cała mapę rejestrów. Przy tym bardzo fajnie optymalizuje tą konfigurację, bo o ile to możliwe dobiera współczynniki tak, żeby PLL i dzielnik działały w trybie całkowitym, a nie ułamkowym. Do płynnego przestrajania trzeba jednak przeliczać wartości rejestrów na bieżąco.
ClockBuilder Desktop
I jeszcze gwoli uzupełnienia dokumentacji nota katalogowa użytego przeze mnie kwarcu.
AVR, na którym to testuję jest 8 bitowy, ale to właściwie nie problem. Dzielenie zawsze jest wredne, o ile dobrze kojarzę avr-gcc robi dzielenie dwóch 8 bitowych liczb w jakieś 170 cykli, podczas gdy mnożenie jest sprzętowe i zajmuje 2 cykle.
Zapomniałem jeszcze dodać, że dostępny jest program na PCta, który pozwala wyklikać konfigurację i przygotowuje cała mapę rejestrów. Przy tym bardzo fajnie optymalizuje tą konfigurację, bo o ile to możliwe dobiera współczynniki tak, żeby PLL i dzielnik działały w trybie całkowitym, a nie ułamkowym. Do płynnego przestrajania trzeba jednak przeliczać wartości rejestrów na bieżąco.
ClockBuilder Desktop
I jeszcze gwoli uzupełnienia dokumentacji nota katalogowa użytego przeze mnie kwarcu.
Przemek SQ9NJE
http://www.sq9nje.pl
http://www.sq9nje.pl