A o ile amper wzrasta prad doprowadzany do tranzystora przy wysokim swr.
Czy da sie zrobic jakies szybkie zabezpieczenie tranzystora kt( w postaci detektora zbyt wysokiego natezenia w.cz. na wyjsciu tranzystora, ktory odcina zasilanie? W ile sekund(albo nanosekund) taki kt ulega destrukcji?
Naprawde bardzo nie lubie kiedy tranzystor na kilka watow duzej czestotliwosci odchodzi do wiecznosci, i nawet kosztem zwiekszenia awaryjnosci ukladu wole takie zabezpieczenie wykonac.
Prosze wrzuccie schemat z opisem i zasada dzialania poszczegolnego zabezpiecznia.
Czy da sie zrobic jakies szybkie zabezpieczenie tranzystora kt( w postaci detektora zbyt wysokiego natezenia w.cz. na wyjsciu tranzystora, ktory odcina zasilanie? W ile sekund(albo nanosekund) taki kt ulega destrukcji?
Naprawde bardzo nie lubie kiedy tranzystor na kilka watow duzej czestotliwosci odchodzi do wiecznosci, i nawet kosztem zwiekszenia awaryjnosci ukladu wole takie zabezpieczenie wykonac.
Prosze wrzuccie schemat z opisem i zasada dzialania poszczegolnego zabezpiecznia.
FPGA, SDR, wzmacniacze mocy, opensource
n.icos.ch