+- Forum HomeMade (https://sp-hm.pl)
+-- Dział: Urządzenia nadawczo odbiorcze KF (https://sp-hm.pl/forum-10.html)
+--- Dział: Transceivery HomeMade (https://sp-hm.pl/forum-48.html)
+--- Wątek: uDST od Iana VK7IAN (/thread-3737.html)
uDST od Iana VK7IAN - SP5LU - 12-08-2026
Jeszcze nie opadł kurz po MBPTRX, a Ian kilka dni temu zaprezentował nowy projekt - uDST. Jest on częściowo oparty o MBPTRX (głównie funkcje DSP i sterowania realizowane przez Pi Pico 2), jest to jednak prawdziwy DDC/DUC zrealizowany z użyciem szybkiego DAC'a AD9236BRURL7-80 w torze odbiorczym, przetwornika ADC AD9740ARZRL w torze nadawczym oraz modułu FPGA BRS-100-GW1NR9. Ogromną zaletą projektu jest zredukowanie części analogowej odbiornika do kilku filtrów i przedwzmacniacza AG203-63G, co powinno zapewnić znakomitą powtarzalność parametrów i minimum kłopotów z uruchomieniem.
opis na githubie
wideo #1
wideo #2
Aby zapewnić możliwie dużą stabilność częstotliwości Ian zdecydował się na wymianę oryginalnego generatora 27MHz w module FPGA na TCXO 24 MHz FT3MHUPM24.0-T1 - jest to niewątpliwie dość delikatna operacja (jednak jak najbardziej wykonalna), ale dostępna powinna być również wersja oprogramowania dla 27 MHz.
Największym problemem wydaje mi się mała dostępność FPGA - moduł BRS-100 jest australijski, nie występuje na ali i jak na razie znalazłem go jedynie poprzez Digikey, gdzie cena pojedynczego modułu jest równa kosztowi wysyłki (19 USD+19 USD), tak więc jeśli projekt (który jest obecnie w początkowym stadium) osiągnie dojrzałość i wzbudzi zainteresowanie szanownych Kolegów - może warto byłoby pomyśleć nad wspólnym zamówieniem newralgicznych pozycji?
RE: uDST od Iana VK7IAN - SP6VGX - 12-08-2026
( 5 godzin(y) temu)SP5LU napisał(a): Największym problemem wydaje mi się mała dostępność FPGA - moduł BRS-100 jest australijski, nie występuje na ali i jak na razie znalazłem go jedynie poprzez Digikey, gdzie cena pojedynczego modułu jest równa kosztowi wysyłki (19 USD+19 USD), tak więc jeśli projekt (który jest obecnie w początkowym stadium) osiągnie dojrzałość i wzbudzi zainteresowanie szanownych Kolegów - może warto byłoby pomyśleć nad wspólnym zamówieniem newralgicznych pozycji?
Jeśli chodzi o FPGA Gowina w tym FPGA GW1NR9 który występuje w tym module BRS-100-GW1NR9 to te FPGA występują też na płytkach Sipeed Tang (do kupienia i na Ali). Same FPGA bez modułu też można kupić... Więc tutaj nie widzę problemu ot co najwyżej może przeprojektowanie PCB TRX-a co by się nie pierniczyć z modułami
Większy problem widzę w samym tym FPGA, a raczej w tym jak on potrafi "działać"
O ile normalne jest w FPGA że w miarę rozrostu projektu i syntezy projektu różnie są routowane połączenia więc sumarycznie spada nam prędkość zegarów jakie możemy uzyskać. To niestety ten FPGA potrafi się zachowywać czasami w bardzo dziwny i nieprzewidywalny sposób wraz ze wzrostem projektu. Nie jest powiedziane że będzie tak w tym wypadku ot zależy ile zostanie w tym projekcie użytych zasobów oraz jakie będą zegary. Reasumując układy ciekawe ale niestety kapryśne (widać w pewnym stopniu niedopracowane) co mogę osobiście potwierdzić jak i wiele wylanych pomyj na ich temat można znaleźć w internecie (przez te niestabilne zachowanie).
Osobiście akurat na GW1NR9 realizowałem implementacje polskiego komputera Cobra 1:
https://github.com/sp6vgx/tang9-cobra
https://www.youtube.com/watch?v=PIMvBwGqQ_8
https://www.elektroda.pl/rtvforum/topic2564143-2220.html#21847983
Więc trochę się przez te dziwne zjawiska w tym FPGA nakombinowałem (trzeba mieć sporo samozaparcia)
Z drugiej strony Gowin trochę rozwija swoje środowisko w tym syntezer i trochę coś tam poprawili. W sumie miałem kilka podejść do tych FPGA i przynajmniej jak ostatnio testowałem to coś tam chyba poprawili bo nawet w ograniczonym stopniu udało mi się uruchomić wbudowaną pamięć DDR co wcześniej było niemożliwe - co prawda pracującą na dwóch zboczach zegara odczytując tylko dwa bity zamiast czterech bitów czyli o połowę wolniej, no ale zawsze to coś. Ale to dalej pokazuje że coś jest nie tak z stabilnością zegarów w tym układzie FPGA bo przy próbie użycia serializacji IDES4/OSER4 która wymaga dobrej kalibracji zegara mieszała się kolejność odczytywanych bitów...
No ale że jakoś tą pamięć DDR w ograniczonym stopniu udało się uruchomić to dzięki temu powstała bardziej rozbudowana wersja tej Cobry 1 (z w/w linków) bo w 2023 się poddałem (a raczej brakło mi samozaparcia) właśnie przez te cuda z tym FPGA: https://www.elektroda.pl/rtvforum/topic2564143-1200.html#20533936
Reasumując poczekałbym jak kod na FPGA w uDST będzie w 100% ukończony i nie wyjdą jakieś "kwiatki"...
RE: uDST od Iana VK7IAN - SP5LU - 12-08-2026
Tak, też widziałem te Tangi i gołe chipy na ali, ale wiedząc o FPGA tyle, że istnieją
wolę założyć, że w razie gdyby projekt nadawał się do budowy trzeba będzie jednak użyć BRS-100. Dobrze poczytać uwagi kogoś, kto ma takie doświadczenie jak Ty w kwestii kaprysów tych układów - mam jednak nadzieję, że dość jasno określone funkcje realizowane przez FPGA nie będą się musiały zmieniać wraz z rozwojem projektu i Ian nie ugrzęźnie w walce z chińską myślą techniczną... tak czy inaczej bardzo jestem ciekaw, co z tego wyjdzie.