(21-05-2020 23:34)SQ5KVS napisał(a): [...] Z mojego rozumienia dokumentacji do Si5351, w trybie "integer" można mieć tylko dwa wyjścia na plla i pllA jedno i pllB drugie, Trzecie musi być podłączone do a lub b w trybie fractional, jeśli ma mieć dowolnje różną częstotliwość?
To zależy od tego, jakie to mają być te 3 różne częstotliwości
Ogólnie sprawa wygląda tak, że tam masz dwie PLL (A i B) oraz dzielniki (tzw. MS) niezależne do każdego portu wyjściowego. Jest więc takie przejście:
XTAL(25-27 MHz) -> PLL(600-900MHz) -> MS(2,5kHz - 225MHz)
Dodatkowo za MS jest jeszcze dodatkowy dzielnik, który umożliwia zejście z częstotliwością poniżej pewnego progu (coś chyba koło 2MHz) aż do okolic 2,5kHz.
Zarówno PLL (mnożnik) jak i MS (dzielnik) może być ustawione w trybie "integer" oraz w trybie "fractional", przy czym zaleca się, aby MS było ustawione w trybie "integer" kiedy tylko się da, bo wtedy sygnał wyjściowy jest bardziej czysty.
Dodatkowo jeszcze jest takie ograniczenie, że powyżej częstotliwości 112,5MHz na wyjściu, MS może być ustawione tylko w trybie "integer" (na jednej z wartości dzielnika: 4, 6 lub 8).
No i teraz, w zależności od tego jakie mają być te 3 różne częstotliwości, to oczywiście można sobie wyobrazić taką konfigurację, że MS0 i MS1 są zasilane z PLL-A, oba są w trybie integer, choć na wyjściu mają inne częstotliwości, a dodatkowo MS2 jest zasilane z PLL-B, jest również w trybie "integer" i na wyjściu ma jeszcze inną częstotliwość.
W ogólności jednak dla znacznej większości konfiguracji 3 różnych częstotliwości będzie wymagało ustawienia (PLL, MS lub obu) w trybie "fractional".
Jednak we wszystkich zastosowaniach Si5351 jakie widziałem, to chyba nie widziałem żadnego, w którym wymagane byłyby 3 zupełnie różne częstotliwości na każdym kanale. Zwykle potrzebne są co najwyżej dwie (albo wręcz jedna, tylko z przesunięciem fazy, jak przy I/Q) - a to da się zrobić niezależnie i z "integer" na MS.
Choć oczywiście są i takie konfiguracje, których się fizycznie nie da zrealizować:
Pozdrawiam,
Rafał SP3GO
