DSP VNA by SP3GO (100kHz - 450MHz)

[SP6FRE]

Witam!

Właśnie z powodu ograniczeń mikroprocesorów zależy mi okrojeniu algorytmu do niezbędnego minimum.

Przyłączam się więc do pytania o częstotliwość próbkowania. Stosując bardziej ostry filtr w torze p.cz. można byłoby ograniczyć wyższe harmoniczne mocniej, ich wpływ na skałdowa podstawową (X1) w fft dodatkowo by spadł co zmniejsza wymagania na ilość próbek, obliczeń itd.

Kolejne pytanie dotyczy dokładności konwersji ADC. Na razie nie robiłem obliczeń ale zastanawiam się jak zmniejszenie dynamiki do 10 bitów wpłynęłoby na dokładność wyniku końcowego. Przy 12 bitach masz 4096 progów - w zakresie przetwarzania 3.3V to ok. 0.81mV, dla 10 bitów to to 0k.3.2mV, czy szumy własne sygnału pośredniej nie są większe od kroku dla 12 lub 10 bitów?

L>J.