Witajcie ponownie koledzy, wybaczcie że znów odkopuję temat po tak długiej przerwie.
Jak Wam pewnie wiadomo, albo i nie korzystam z gotowego modułu z Si5351 przygotowanego przez Adafruit.
https://cdn-learn.adafruit.com/downloads...eakout.pdf
i to jest okej.
Pracuję jednak na bibliotece przygotowanej przez Przemka.
Tak sobie próbuję ten układ w zakresach od 128,7 do 146,7, bo tak ma pracować heterodyna w moim urządzeniu domyślnie.
Co się okazuje.
Widmo oczywiście jest bardzo "zabrudzone" i jak się okazało ma to związek z użytymi dzielnikami.
Sygnał wygenerowany funkcją:
Kod:
clockgen.setupPLLInt(SI5351_PLL_A, 36);
clockgen.setupMultisynthInt(0, SI5351_PLL_A, SI5351_MULTISYNTH_DIV_8);
pochodzącej z oryginalnej biblioteki Adafruit powoduje że obserwowane widmo na SDR# jest niemalże idealnie czyste.
Używając biblioteki zaproponowanej przez Przemysława:
Kod:
si5351.init(SI5351_CRYSTAL_LOAD_8PF, 0, 0); //tutaj też ciekawostka, Adafruit nie ma żadnego kondensatora przy kwarcu 25 MHz
si5351.set_ms_source(SI5351_CLK1, SI5351_PLLB);
si5351.set_freq_manual(17500000000ULL, 70000000000ULL, SI5351_CLK1);
pojawiają się piski, sprzęgi, szumy i inne dźwięki związane z pracą syntezy.
Jak rozumiem, w grę wchodzi problem z dzielnikami.
Jest to o tyle problematyczne jak wiadomo, że każdy, nawet najmniejszy brud wygenerowany przez Si słychać później w mieszaczu.
Teraz tak. Czy próbować bawić się z dzielnikami i zmusić to do pracy, czy lepiej zbudować osobną heterodynę z odpowiednim krokiem w opcji.
Temat jest o tyle trudny, że chcę wykorzystać krok 50, 25, oraz 8.33 kHz.
Generator na Si5351A
